|En la categoría:
¿Quieres vender uno?

Libro de tapa dura Loop Tiling for Parallelism de Jingling Xue (inglés)-

Texto original
Loop Tiling for Parallelism by Jingling Xue (English) Hardcover Book
Estado:
Nuevo
3 disponibles
Precio:
USD188,49
Aproximadamente173,79 EUR
Respira tranquilidad. Se aceptan devoluciones.
Envío:
Gratis Economy Shipping. Ver detallespara el envío
Ubicado en: Fairfield, Ohio, Estados Unidos
Entrega:
Entrega prevista entre el mar. 11 jun. y el sáb. 22 jun. a 43230
Las fechas previstas de entrega (se abre en una nueva ventana o pestaña) incluyen el tiempo de manipulación del vendedor, el código postal de origen, el código postal de destino y la hora de aceptación, y dependen del servicio de envío seleccionado y de que el pago se haya hecho efectivoel pago se haya hecho efectivo (se abre en una nueva ventana o pestaña). Los plazos de entrega pueden variar, especialmente en épocas de mucha actividad.
Devoluciones:
30 días para devoluciones. El comprador paga el envío de la devolución. Ver detalles- Más información sobre devoluciones
Pagos:
     

Compra con confianza

Garantía al cliente de eBay
Si no recibes el artículo que has pedido, te devolvemos el dinero. 

Información del vendedor

Registrado como vendedor profesional
El vendedor asume toda la responsabilidad de este anuncio.
N.º de artículo de eBay:395149739897
Última actualización el 19 may 2024 06:58:36 H.EspVer todas las actualizacionesVer todas las actualizaciones

Características del artículo

Estado
Nuevo: Libro nuevo, sin usar y sin leer, que está en perfecto estado; incluye todas las páginas sin ...
ISBN-13
9780792379331
Book Title
Loop Tiling for Parallelism
ISBN
9780792379331
Publication Year
2000
Series
The Springer International Series in Engineering and Computer Science Ser.
Type
Textbook
Format
Hardcover
Language
English
Publication Name
Loop Tiling for Parallelism
Author
Jingling Xue
Item Length
9.3in
Publisher
Springer
Item Width
6.1in
Item Weight
44.4 Oz
Number of Pages
Xix, 256 Pages

Acerca de este producto

Product Information

Loop tiling, as one of the most important compiler optimizations, is beneficial for both parallel machines and uniprocessors with a memory hierarchy. This book explores the use of loop tiling for reducing communication cost and improving parallelism for distributed memory machines. The author provides mathematical foundations, investigates loop permutability in the framework of nonsingular loop transformations, discusses the necessary machineries required, and presents state-of-the-art results for finding communication- and time-minimal tiling choices. Throughout the book, theorems and algorithms are illustrated with numerous examples and diagrams. The techniques presented in Loop Tiling for Parallelism can be adapted to work for a cluster of workstations, and are also directly applicable to shared-memory machines once the machines are modeled as BSP (Bulk Synchronous Parallel) machines. Features and key topics: Detailed review of the mathematical foundations, including convex polyhedra and cones; Self-contained treatment of nonsingular loop transformations, code generation, and full loop permutability; Tiling loop nests by rectangles and parallelepipeds, including their mathematical definition, dependence analysis, legality test, and code generation; A complete suite of techniques for generating SPMD code for a tiled loop nest; Up-to-date results on tile size and shape selection for reducing communication and improving parallelism; End-of-chapter references for further reading. Researchers and practitioners involved in optimizing compilers and students in advanced computer architecture studies will find this a lucid and well-presented reference work with numerous citations to original sources.

Product Identifiers

Publisher
Springer
ISBN-10
0792379330
ISBN-13
9780792379331
eBay Product ID (ePID)
1792944

Product Key Features

Author
Jingling Xue
Publication Name
Loop Tiling for Parallelism
Format
Hardcover
Language
English
Publication Year
2000
Series
The Springer International Series in Engineering and Computer Science Ser.
Type
Textbook
Number of Pages
Xix, 256 Pages

Dimensions

Item Length
9.3in
Item Width
6.1in
Item Weight
44.4 Oz

Additional Product Features

Series Volume Number
575
Number of Volumes
1 Vol.
Lc Classification Number
Tk7895.M5
Table of Content
I Mathematic Background and Loop Transformation.- 1. Mathematical Background.- 2. Nonsingular Transformations And Permutabidlity.- II Tiling as a Loop Transformation.- 3. Rectangular Tiling.- 4. Parallelepiped Tiling.- III Tiling for Distributed-Memory Machines.- 5. Spmd Code Generation.- 6. Communication-Minimal Tiling.- 7. Time-Minimal Tiling.
Copyright Date
2000
Topic
Systems Architecture / General, Systems Architecture / Distributed Systems & Computing, Computer Science
Lccn
00-057639
Dewey Decimal
004/.35
Intended Audience
Scholarly & Professional
Dewey Edition
21
Illustrated
Yes
Genre
Computers

Descripción del artículo del vendedor

Información de vendedor profesional

Premier Books LLC
David Taylor
26C Trolley Sq
19806-3356 Wilmington, DE
United States
Mostrar información de contacto
:ocinórtcele oerroCmoc.liaterelgaednarg@yabe
Certifico que todas mis actividades de venta cumplirán todas las leyes y reglamentos de la UE.
grandeagleretail

grandeagleretail

98,2% de votos positivos
2,7 millones artículos vendidos
Visitar tiendaContactar
Suele responder en 24 horas

Valoraciones detalladas sobre el vendedor

Promedio durante los últimos 12 meses

Descripción precisa
4.9
Gastos de envío razonables
5.0
Rapidez de envío
4.9
Comunicación
4.9
Registrado como vendedor profesional

Votos de vendedor (1.023.696)

n***a (724)- Votos emitidos por el comprador.
Mes pasado
Compra verificada
great buy and nicely packaged.
o***o (1305)- Votos emitidos por el comprador.
Mes pasado
Compra verificada
Good ebayer
a***u (56)- Votos emitidos por el comprador.
Mes pasado
Compra verificada
Thank you

Valoraciones y opiniones del producto

Todavía no hay valoraciones ni opiniones
Sé el primero en escribir una opinión.